EMC試験合格への抜本的対策と、得られた大幅なマージンをあえてデチューン（マイナス調整）することが最適解
抜本的対策の定義と概念
抜本的対策とは、何ですか？
ノイズ対策部品に頼るのではなく、ノイズに弱い病巣部を特定し、レイアウト変更によってそれを排除することで、EMC耐性を本質的に向上させる手法です
どのような案件にも適用可能ですか？
物理現象に基づいたアプローチであるため、概ね可能です。ただし、制約が多い回路は改善幅が小さくなることが多いため、全ての案件において同等の結果を保証するものではない点はご留意ください。
原因を特定して対策をすることは、普段からやっていますが、何が違うのですか？
問題に対する着眼点及び、対策のプロセスが異なります。以下参照下さい。
一般的な対策
ノイズの出入り口
各デバイスの外部制御端子（リセット，割り込み，enable/disable端子など）
弊所の対策
基板全体の弱い部分（※ノイズの出入り口には全く着目していません）
一般的な対策
誤動作を引き起こすキッカケとなるのが入力部だから。
そこに対して対策を行うことが基本であるから。
弊所の対策
その「弱い部分」がEMI，EMS問わずノイズ耐性を弱くしているから。
一般的な対策
市販のノイズ対策部品を実装する，回路定数を変える。
弊所の対策
その「弱い部分」を取り除く。
ここで、そこそこのマージンが得られたけど、まだ合格規格値に届かないとします
一般的な対策
追加で部品を付けて補強する。
弊所の対策
他に弱い部分がないか探して同様の対策をする。
一般的な対策
おそらく対策部品を2つ、3つ付けたところで効果は変わらないでしょう。
弊所の対策
「弱い部分」という原因を取り除くので、それに比例して効果は現れます。
効果の度合いは基板毎に異なりますが、やればやるほど確実に耐性はアップします
大幅なマージンを獲得したEMC対策の実績例
弊所がこれまでに手掛けた対策の一例を紹介します。
静電気試験（ESD）
対策前：0.5kV で誤動作
対策後：15kV クリア（要求規格：8kV）
放射妨害電界強度試験（RE:Radiated Emission）
対策前：合格ラインに対しQP値で-2〜3dB の限界値（不合格リスクが非常に高い）
対策後：-10〜15dB の十分なマージンを確保
■当時勤めていた会社
設計，製造を専門で請負う会社に在籍していました。設計，評価から製造までのプロセスを2,3ヶ月周期でこなすといった業務でした。
会社の規模は、開発部門が８グループあり、各々のグループにはハードとソフトのメンバーがそれぞれ５，６人で構成されていました。
パターン設計と機構設計部門は独立して1部門づつ、各々６人程度。開発人員全体としては管理部門も入れると80人規模。CADは回路設計が図研のCR5000のSDで、パターン設計がCR5000のBD，PWSでフローティングライセンスは50個程運用していたため、中規模以上の設計会社だと思います。
クライアントの業種は自動車，FA，医療，通信，警備，官公庁と様々でした。
■デザインレビュー（DR）の精度
この複数の業界に接することができるメリットを活かし、不具合やノウハウは常に開発クループを横断し横串で情報共有されていました。マトリックス組織の理想の形でした。
その分、情報共有事項はどんどん増え、設計品質を担保するチェック項目は尋常ではないボリュームでした。
回路設計後とパターン設計後にはDRがあり、全部門のリーダーからチェックされる非常に厳しいものでした。回路DRは初回最低5時間はかかっており、まず初回で終わることはありませんでした。
当然の如く基本的なEMC対策は施されてます。
■パターン設計
配置配線、レイアウトのみを専門で行っているプロ集団でした。EMC対策に関して特別な指示をしなくとも回路図から勝手に読み取って反映してくれるレベルです。
■当時、設計していた製品の紹介
製品カテゴリー：業務用の画像録画再生装置
| 基板構成 | 8層基板（FR-4）でハガキ大のサイズ1枚 |
| CPU | ARMコア 32bit |
| メモリ | Flash，DDR，外部SDカード |
| 他の主なプロセッサ | FPGA（Xilinx Spartan-3） |
| I/F | 有線LAN，USB，HDMI，UART |
| 電源 | ACアダプタによるDC給電とリチウムイオン電池駆動の２系統 |
| 表示部 | 5インチ程のTFT液晶パネル |
| 操作部 | ５，６個のメンブレンシートスイッチをフレキシブル基板で接続 |
～いざEMC試験に望む～
■初回試験
まだ筐体（エンクロージャー）が出来上がっておらず最終形態での試験はできないが、当たりをつける目的で裸基板のまま静電気試験と放射妨害電界強度の試験を行った。
筐体ケースが無い状態で液晶とメンブレンスイッチは宙ぶらりんで適当に配置。電源はACアダプタによる給電で行った。
■初回のEMC耐性
静電気試験は基板に直接（接触放電）で行った。手始めに設定下限の500Vで印加したら一発でリセットがかかり不合格。再現率100％。
放射妨害電界強度試験は基準値より+5dB～+8dBほどオーバで不合格。どこの帯域が弱いとかウンヌンのレベルではない。帯域全体を通してスペクトルが突出しまくりで総じて不合格。
■…話にならん
ESDは気中8kVを要求されている。
製品最終形は、筐体ケースで基板は覆われ外部に露出されないため静電気は飛ばずに済む（接触放電は回避でき、逃げることができる）が、まちがいなく液晶のフレーム部でいつもどおりパリパリと音を立てて放電するだろう。
その気中放電は回避できても、外部コネクタの外枠金属は露出しているので接触放電からは逃げられない。
たった500Vで落ちている。これはノイズ対策部品でどうのこうの耐性を上げる話しではない。
EMIも頭が痛いが、樹脂筐体なのでシールド効果はゼロ。つまり「筐体によるシールド効果は皆無と思って良い」。ここは一旦、放射妨害は忘れよう。
■ここで感じたこと
- 『そこそこのEMC対策をしているのに、なぜだ。。。』
- 『DRの
神々ども（…いや、諸先輩方）の自信満々のオラオラ指示（…いや、アドバイス）は一体なんだったのか？』 - 『現実的に、これ以上どんなEMC対策をどこにするのだ？思いつかないし、追加部品を乗せるスペースもほとんどない』
- 『そもそも、何が悪いのかがわからない』
- 『EMIは筐体側でガスケット？筐体シールド？…-10dB程度確保するためにどんだけ分厚いガスケットを入れるのだ…考えたくない、どんどん製品コストが上がり目も当てられない。そもそも筐体アースがないClass2、その方向性はナンセンス、何か進んでいる方向を間違えている』
- 『仮にノイズ対策部品を闇雲に1000個付けたとしても、きっと耐性は上がらない予感がする。アプローチの方法を変えなければ…』
■やっつけで、お約束の一般的な追加対策
一応定石どおりやってみた。ノイズ対策部品の根拠のない定数変更。信号ラインのコンデンサにバリスタをおんぶ（親亀子亀）実装 。しかし、全く効果なし。
嘲笑うかのように500Vリセット。
■落ち着いて考えてみた
いつもの（合格してきた）他の基板との差は何だ？
- 今回は実装部品が密集しすぎている。表層（部品面,ハンダ面にほとんどパターンが引けないレベル）
- 8層基板は初めて
- AC100V金属筐体系のアース付き製品ではなくClass2［電撃に対する保護の話です］
- そもそも、静電気は印加した場所から「どこに回って、どうやって悪さをして、リセットを引き起こすのか？」
■【重要】転機
視点を変え、DRの神々（…諸先輩方）には申し訳ないが、独自の観点・理論で1箇所だけ試しで対策をしてみた。
なんと、静電気試験の耐性が一気に4kVまで上がった。
明らかに効果があったので、他に考えられる箇所全てに対策をしたら、結果、規格値合格どころか気中放電で+15kVまで合格した。
もっと印加電圧を上げて実力を見てみたかったが、限界試験をする状況ではないし、むやみに評価基板を壊したくないのでここでストップ。
■同時にEMIも…
この状態で試しに放射妨害の測定をしてみたところ、平均して-10dBは下がっている。最悪のQP値でも規格値から-5dBは確保できている。「なんだ？この差は？」ワースト-5dBは、なかなか良い出来である。
■一般的な対策を削除
試しに、先程やっつけで行ったEMC対策を取り外していった。もちろん大幅な15kVマージンは残ったままであった。案の定、効いていない
『この方法、ノイズ対策部品でEMC耐性を上げるより、遥かに効果が高い』
続けて、社内でプレ試験可能なEFT/B。初回は500Vで落ち、しかもノーマルモードのマイナス側のみ落ちるという不可解が現象であったが、全く問題なく2000Vクリアーした。
あの時、独自の観点・理論で1箇所だけ試しで対策して得た「確かな効果」
それが現在、弊所が提供している「抜本的対策の原点」となっています
以上
マージン調整（デチューン）
抜本的対策によって創出された「大幅なマージン」は、製品の信頼性を担保する極めて重要な資産です。
しかし、対策案のすべてを量産基板に反映しようとすれば、基板レイアウト（パターン設計）の大幅な見直しを要し、開発スケジュールを圧迫するリスクを孕んでいます。
そこで重要となるのが、得られたマージンを戦略的に削り、設変工数とのバランスを図るマージン調整(デチューン)という考え方です。
イメージ図
上図のように、「大幅なマージン」と「開発期間の短縮」はトレードオフの関係にあります。
弊所はこの相関関係を可視化し、貴社の状況に合わせた「最適な着地点」を見極めます。
まとめ：EMC最適解がもたらす価値
圧倒的な安定度
弊所が提供するEMCコンサルティングは、従来の「対症療法」とは一線を画します
EMC試験において、合格と不合格を繰り返す不安定な状況に苦慮された経験はないでしょうか。フェライトコア等の対策部品に頼る手法は、その減衰効果が限定的であり、わずかな個体差や環境変化で合格ラインを下回るリスクが常に内在しています。
弊所は、ノイズの発生機序そのものを物理的に制御するアプローチをとります。それにより、環境変化に左右されない「圧倒的な安定度」を設計段階から担保します。
本質的なQCD向上
Quality : ロバスト設計：バラツキに強い設計（Robust Design）
弊所が提唱する「抜本的対策」は、ノイズの源流に直接介入します。
これにより、個々の部品が持つ定数誤差や温度特性による影響を最小限に抑え込み、部品の個体差によってノイズ耐性が不安定になるフェーズを脱却します。
結果として、量産期間が長期に及ぶ中で発生する「製造バラツキ」に対しても、極めて高い耐性を持つ設計（ロバスト設計）が確保されます。
設計品質の根本的な向上こそが、製品全体の信頼性を底上げする唯一の手段です。
Cost : 量産部品のコスト削減（BOM Cost Reduction）
試験合格直後の喜ばしい瞬間を、弊所は「コストダウンの好機」と捉えます。
「抜本的対策」によって支配的なノイズ源が除去された今、初回デフォルトで保険的に実装してきた対策部品が担っていた微細な減衰は不要になるケースが殆どです。
「念のため」と実装されている部品を、理論的根拠をもって『過剰』と判断し未実装にする。
これは、製品の利益率を恒久的に改善し続けるための、価値あるエンジニアリングです。
もう次の工程に進まなければいけないことは十分にわかっています。しかし、試験環境が目の前にある「今」しかそのチャンスはないのです。
弊所は、「合格＝ゴール」という現場の安堵感に流されることなく、量産利益を最大化するための「部品削除に向けた仕上げの検証」を、このタイミングでこそ、あえて提言させていただきます。
Delivery : リードタイムの短縮（Shortening Lead Time）
開発リードタイムを死守するため、弊所はマージン全反映という「無謀な満点主義」を排します。
大切なのは、前述の「マージン調整」に基づく「性能確保」と「早期リリース」の両立です。その最適な着地点を見極め、提言します。
結び
弊所は、「単なる対策屋」に留まるつもりはございません。
製品の品質（Q）はもちろん、コスト（C）や納期（D）までもマネジメントし、量産工程への橋渡しをスムーズに行うこと。それが、コンサルティングサービスとしての私の責任であると自負しております。
なぜ、これほどまでに踏み込んだ提案ができるのか。
それは、私自身が製品のコンセプト立案から回路設計、放熱問題や製造性を考慮したレイアウト設計、そしてEMC・環境試験までの一貫した開発フローの全工程を自律的に完結させてきた実務経験があるからです。
現場の苦悩も、設計の矜持も、私は深く理解しています。
「単に試験を通す」だけではない、貴社の「ビジネスに資する最適解」を共に導き出せることを願っております。